

許協力条約に基づいて公開された国際出願



(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年1月22日(22.01.2004)

PCT

(10) 国際公開番号 WO 2004/008594 A1

(51) 国際特許分類7:

H01S 5/042, H04B 10/04

(21) 国際出願番号:

PCT/JP2003/008859

(22) 国際出願日:

2003年7月11日(11.07.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2002-204782

2002年7月12日(12.07.2002)

- (71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内 二丁目2番3号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 有賀 博


(ARUGA, Hiroshi) [JP/JP]; 〒100-8310 東京都 千代 田区 丸の内二丁目 2番 3 号 三菱電機株式会社内 Tokyo (JP). 金子 進一 (KANEKO, Shinichi) [JP/JP]; 〒 100-8310 東京都 千代田区 丸の内二丁目2番3号 三 菱電機株式会社内 Tokyo (JP). 酒井 清秀 (SAKAI,Kiyohide) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内二 丁目2番3号三菱電機株式会社内 Tokyo (JP).

- (74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒100-0013 東京 都 千代田区 霞が関三丁目2番6号 東京倶楽部ビル ディング Tokyo (JP).
- (81) 指定国 (国内): CA, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

/続葉有/

(54) Title: OPTICAL SEMICONDUCTOR DEVICE

(54) 発明の名称: 光半導体装置



and a second inductance element (21b) connected to the other end of the optical semiconductor element (20) for blocking an electric signal of high frequency, wherein the first and second conduction lines constitute a differential line.

[続葉有]

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

⁽⁵⁷⁾ 要約: 光半導体素子(20)の一端に接続され、この光半導体素子(20)に電気信号を供給する第1の導体線路と、光半導体素子(20)の他端に接続され、この光半導体素子(20)に電気信号を供給する第2の導体線路と、光半導体素子(20)の一端に接続され、高周波の電気信号を遮断する第1のインダクタンス素子(21a)と、光半導体素子(20)の他端に接続され、高周波の電気信号を遮断する第2のインダクタンス素子(21b)とを備え、第1、第2の導体線路が差動線路を成す。

明細書

光半導体装置

5 技術分野

この発明は、電気信号に基づいて変調された光信号を出力する光半導体素子を 備えた光半導体装置に関するものである。

背景技術

15

20

25

10 第18図は、従来の単相給電方式による光半導体装置の一例を示す回路図である。このような回路に類似した回路として、例えば特開平9-200150号公報や、特開平8-172401号公報などに記載されたものがある。

第18図に示す光半導体装置は、半導体レーザダイオード素子310(以下LDと称する)を駆動するLD駆動回路200が、LDモジュール300と接続される。LD310の発光出力は、光ファイバ316から出力されるようになっている。差動増幅器を構成する差動トランジスタ202および203は、トランジスタ204によって定電流駆動され、相補形式のデータ入力信号(正相信号/逆相信号)が与えられて、正相信号を出力する。差動トランジスタ202のコレクタは接地される。差動トランジスタ203のコレクタはダンピング抵抗309の一端に接続され、ダンピング抵抗309の他端がLD310の一方の電極(カソード)に接続される。また、LD310のカソードは、高周波に対するインピーダンスが大きいチップインダクタなどのインダクタンス素子311の一端に接続される。インダクタンス素子311の他端は、LD310にバイアス電流を供給する定電流源314に接続される。インダクタンス素子311はLDモジュール300のバイアス回路を構成する。


第19図は、第18図のLD駆動回路200に示すような回路から出力される 電気信号波形のアイパターンの一例を示す図である。なお、この例で示すLD駆

10

15

20

25



動回路では、回路の低消費電力化を図るため、シリコン・ゲルマニウムの半導体 を用いている。

このLD駆動回路は、第18図に示すように負電圧で駆動される場合、光信号パルスの立ち上がり部に対応する電気信号パルスの立ち上がり部は下に向かう部分であり、逆に立ち下がり部は上に向かう部分である。第19図に示すように、立ち下がり時間Tfが立ち上がり時間Trに比較して略40%長くなっている。

第20図は、第19図に示すような信号波形の電気信号を出力するLD駆動回路を用いて、第18図のLDモジュールから出力される光信号波形(光出力波形)のアイパターンの一例を示す図である。これは様々なパターンの光信号波形を光一電気変換した後で、帯域フィルタを通し、その電気信号を重ね書きしたものであり、上の部分がマーク側(発光)であり、横軸は時間を示している。また、同図には、アイマスク領域(信号の劣化を判定するための指標でありアイパターンが入ってはいけない領域)も併せて示している。


このアイマスク領域で示されるアイマスク規定は、信号波形の性能を見る指標である。信号波形 (アイパターン) とアイマスク領域との隙間 (アイマスクマージン) が大きいほど、光受信器で信号を受けたときに良好な受信感度特性が得られる。換言すれば、より微弱なパワーの光信号でもエラーが生じにくくなり、良好な伝送特性が得られることになる。

つまり、光半導体装置から出力された光信号を受信し、電気信号に変換して信 号の再生を行う際に、低い誤り率の信号を得るためには、アイパターンがアイマ スク領域に入らないようにすることが必要である。

しかしながら、例えば、10Gb/s以上の変調信号の伝送を行う際に、第20図に示すようにLDモジュールの光出力波形が顕著に劣化する。同図に示す波形から分かるように、中央部の左上付近(図中W1に示す立ち上がりの部分)ではアイマスク規定に対する余裕があるが、中央部の右上付近(図中W2に示す立ち上がりの部分)ではアイマスクマージンが極めて小さくなり、アイマスク規定に対する余裕が全くなくなっている。したがって、例えば周囲温度が上昇すれば

20

25



光半導体の緩和振動周波数が下がり、信号波形が中央部の右上のアイマスクを満足できないという問題が発生する。

このように、第18図に示す従来の光半導体装置では、第20図に示すように、 アイマスク規定に対するアイマスクマージンが低下している。


このアイマスクマージンの低下の原因は、低周波域から高周波域に渡って広帯域に光変調するパルス強度変調方式の場合において、上述したような電気信号パルスの立下がり時間が遅く、LDモジュール300に入力される電気信号の非対称性により、アイパターンの余裕度であるアイマスクマージンが小さくなるので、結果として、出力される光信号の伝送特性が劣化することに一因がある。

10 また、第18図に示すLD駆動回路200とLDモジュール300の間の信号 伝送路Pを、マイクロストリップ線路のような分布定数回路で構成し、この分布 定数回路からLDモジュール300を見たときの、周波数応答特性のグラフを第21図に示す。同図から、遮断周波数(ピークから3dB下がるところ)が約8.8GHzであり、10GHz付近に急峻な落ち込みがあることが分かる。この急 峻な落ち込みが存在するのは、つぎの理由によるものである。

10GHz付近のような高周波数域では、第14図の例で示すインダクタンス素子311の両端をセラミック基板に固定し、かつワイヤボンドによる配線を可能にするため複数箇所の導体から成るパッド部を設けている。このパッド部は容量として機能するため、これらの複数の容量と、LD310とインダクタンス素子311および整合抵抗309の間に設けられたパッドとを接続する複数のワイヤボンドと、バイアス回路を構成するインダクタンス素子311のリアクタンス成分とで共振を起こし、これによって非常に急峻な減衰特性となるからである。

このように、従来技術に示す光半導体装置では、光信号の出力特性がLD駆動 回路の立ち下がり特性の悪さに引きずられ、光信号の伝送特性が劣化するという 課題があった。

また、LDモジュールの通過特性が、10GHz付近で急激に減衰するという 問題点があった。特に、10GHz付近の急峻な落ち込みは光半導体装置の光出



力波形を大きく劣化させる原因にもなり、この問題点を解決する意味は大きい。 従って、この発明は、LD駆動回路の出力波形の立ち上がり時間と立ち下がり 時間との非対称性に起因する光出力波形の劣化や、光半導体素子モジュールの通 過特性の急峻な落ち込みに伴なう光出力波形の劣化などの光出力波形の劣化を改 善し、光出力波形の品質を向上させた光半導体装置を提供することを目的として いる。

発明の開示

5

10

15

20

この発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有する一対の電極の一方に接続され、この光半導体素子に電気信号を供給する第1の導体線路と、前記光半導体素子の有する一対の電極の他方に接続され、この光半導体素子に電気信号を供給する第2の導体線路と、前記光半導体素子の一方の電極と前記第1の導体線路とに接続された第1のインダクタンス素子と、前記光半導体素子の他方の電極と前記第2の導体線路とに接続された第2のインダクタンス素子とを備え、前記第1、第2の導体線路は、一対の差動線路を成すことを特徴とする。


この発明によれば、第1の導体線路と第2の導体線路とが一対の差動線路を構成し、光半導体素子の有する一対の電極の一方に接続された第1の導体線路が光半導体素子に電気信号を供給し、光半導体素子の有する一対の電極の他方に接続された第2の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一方の電極と第1の導体線路とに接続された第1のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他方の電極と第2の導体線路とに接続された第2のインダクタンス素子が高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有 する一対の電極の一方に電気信号を供給する第1の差動入力端子と、前記光半導 体素子の有する一対の電極の他方に、前記第1の差動入力端子と逆相の電気信号 を供給する第2の差動入力端子と、前記光半導体素子の一方の電極と前記第1の

10

15

20



導体線路とに接続され、高周波の前記電気信号を遮断する第1のインダクタンス素子と、前記光半導体素子の他方の電極と前記第2の導体線路とに接続され、高周波の前記電気信号を遮断する第2のインダクタンス素子とを備えることを特徴とする。

この発明によれば、光半導体素子の有する一対の電極の一方に接続された第1 の差動入力端子が光半導体素子に電気信号を供給し、光半導体素子の有する一対 の電極の他方に接続された第2の差動入力端子が光半導体素子に電気信号を供給 し、光半導体素子の一方の電極に接続された第1のインダクタンス素子が高周波 の電気信号を遮断し、光半導体素子の他方の電極に接続された第2のインダクタ ンス素子が高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続され、この光半導体素子に電気信号を供給する一対の差動増幅器と、前記光半導体素子の一方の電極に接続され、高周波の前記電気信号を遮断する第1のインダクタンス素子と、前記光半導体素子の他方の電極に接続され、高周波の前記電気信号を遮断する第2のインダクタンス素子とを備えることを特徴とする。


この発明によれば、光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続された一対の差動増幅器が、この光半導体素子に電気信号を供給し、光半導体素子の一方の電極に接続された第1のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他方の電極に接続された第2のインダクタンス素子が高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、上記の発明において、前記光半導体素子の一方の電極および他方の電極に夫々接続され、前記電気信号をこの光半導体素子に導く一対の整合抵抗をさらに備えることを特徴とする。

25 この発明によれば、光半導体素子の一方の電極および他方の電極に夫々接続された一対の抵抗が、高周波におけるインピーダンスを整合し電気信号を光半導体素子に効率良く導くことができる。

15

25



つぎの発明にかかる光半導体装置は、上記の発明において、前記第1のインダクタンス素子とこの第1のインダクタンス素子に並列接続された第1の抵抗とを有する第1のバイアス回路と、前記第2のインダクタンス素子とこの第2のインダクタンス素子に並列接続された第2の抵抗とを有する第2のバイアス回路とを備えることを特徴とする。

この発明によれば、第1のインダクタンス素子とこの第1のインダクタンス素子に並列接続された第1の抵抗とを有する第1のバイアス回路と、第2のインダクタンス素子とこの第2のインダクタンス素子に並列接続された第2の抵抗とを有する第2のバイアス回路とが、インダクタンス素子のリアクタンス成分と、ワイヤボンドのインダクタンスと、パッドの容量やインダクタンス素子の寄生容量を原因とする共振を防止して広い周波数帯域にわたって高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、上記の発明において、前記第1および第2の導体線路と前記一対の整合抵抗との間に、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断するフィルタを備えることを特徴とする。この発明によれば、第1および第2の導体線路と一対の整合抵抗との間に備えられたフィルタが、少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断することができ、不要な周波数帯にある電気入力波形のリンギングを除去することができる。


20 つぎの発明にかかる光半導体装置は、上記の発明において、前記フィルタは、 前記第1および第2の導体線路に対して交差する複数の導体が櫛型状に形成され た第1および第2の導体フィンガー部を夫々備え、前記第1の導体フィンガー部 と前記第2の導体フィンガー部とが交互に配置されていることを特徴とする。

この発明によれば、第1および第2の導体線路に対して交差する複数の導体が 櫛型状に形成された第1および第2の導体フィンガー部を有し、この第1の導体 フィンガー部と第2の導体フィンガー部とが交互に配置されたフィルタが、少な くともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断することが

15

20

25



でき、不要な周波数帯にある電気入力波形のリンギングを除去することができる。 つぎの発明にかかる光半導体装置は、上記の発明において、前記第1および第 2の導体線路を収納するパッケージと、前記光半導体素子の出射光を集光するレ ンズと、光ファイバを保持する光ファイバ保持部材とを備えることを特徴とする。 この発明によれば、第1および第2の導体線路を収納するパッケージと、光半 導体素子の出射光を集光するレンズと、光ファイバを保持する光ファイバ保持部 材とを備える半導体光変調装置を構成することができる。

つぎの発明にかかる光半導体装置は、上記の発明において、前記第1および第 2のインダクタンス素子が空芯コイルであることを特徴とする。

10 この発明によれば、第1および第2の空芯コイルが、髙周波の電気信号を広い 周波数帯で遮断するためのバイアス回路を小型化することができる。

つぎの発明にかかる光半導体装置は、上記の発明において、前記光半導体素子 は、半導体レーザダイオードであることを特徴とする。

この発明によれば、半導体レーザダイオードの光出力波形の劣化を減少させる 半導体光変調装置を構成することができる。


なお、第1、第2のインダクタンス素子は、バイアス電流を供給するものであることを特徴としても良い。

つぎの発明にかかる光半導体装置は、光半導体素子と、前記光半導体素子の一対の電極に夫々接続され、この光半導体素子に差動信号を供給する第1、第2の導体線路と、前記第1の導体線路と前記光半導体素子の一方の電極とに電気的に接続される第1の端子と、前記第2の導体線路と前記光半導体素子の他方の電極とに電気的に接続された第2の端子とを備え、前記第1、第2の端子は夫々、高周波を遮断するバイアス電流が給電されるバイアス回路に接続されることを特徴とする。

この発明によれば、光半導体素子の一対の電極に夫々接続された第1、第2の 導体線路が、この光半導体素子に差動信号を供給し、第1の導体線路と光半導体 素子の一方の電極とに電気的に接続される第1の端子と、第2の導体線路と光半

10

15



導体素子の他方の電極とに電気的に接続された第2の端子とが、夫々高周波を遮断するバイアス回路に接続されることにより、インダクタンス素子のリアクタンス成分と、ワイヤボンドのインダクタンスと、パッドの容量を原因とする共振を防止して広い周波数帯域にわたって高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、光半導体素子の一対の電極の一方に一端 が接続され、この光半導体素子に電気信号を供給する第1の導体線路と、前記光 半導体素子の一対の電極の他方に一端が接続され、この光半導体素子に電気信号 を供給する第2の導体線路と、前記光半導体素子の一方の電極と前記第1の導体 線路とに接続される第1のインダクタンス素子と、前記光半導体素子の他方の電 極と前記第1の導体線路と並列に接続される第2のインダクタンス素子とを備え、 前記光半導体素子がプシュ・プル動作により駆動されることを特徴とする。

この発明によれば、プシュ・プル動作により駆動される光半導体素子の一対の電極の一方に接続された第1の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一対の電極の他方に接続された第2の導体線路が光半導体素子に電気信号を供給し、光半導体素子の一端に接続された第1のインダクタンス素子が高周波の電気信号を遮断し、光半導体素子の他端に接続された第2のインダクタンス素子が高周波の電気信号を遮断することができる。

つぎの発明にかかる光半導体装置は、上記の発明において、少なくとも2つの バイアス回路のインピーダンスを非対称にしたことを特徴とする。


20 この発明によれば、インピーダンス非対称にした少なくとも2つのバイアス回路によって、周波数応答特性のうねりを改善した半導体光変調装置を構成することができる。

図面の簡単な説明


25 第1図は、実施の形態1にかかる光半導体装置の一例を示す回路構成図であり、 第2図(a)は、LD駆動回路の一対の差動トランジスタの立ち上がり、立ち下 がり特性を模式的に示す説明図であり、第2図(b)は、一対の差動トランジス

10

15



タの立ち上がり、立ち下がり特性が平均化される原理を示す説明図であり、第3 図は、様々なパターンの光信号波形を光ー電気変換した後で帯域フィルタを通し、 その電気信号を重ね書きした図であり、第4図(a)は、第1図に示すLDモジ ュールを分布定数回路から見たときの周波数応答特性を示すグラフであり、第4 図(b)は、夫々のバイアス回路を異なるインピーダンスにしたときの周波数応 答特性を示すグラフであり、第5図は、実施の形態2にかかる光半導体装置の一 例を示す回路構成図であり、第6図(a)は、フィルタの上面図であり、第6図 (b) は、このフィルタのP方向矢視図であり、第7図は、フィルタを挿入する 前後の周波数応答特性を対比したグラフであり、第8図は、第5図に示す光半導 体装置の高周波動作を模擬する等価回路図であり、第9図(a)は、第18図に 示す従来技術の光半導体装置の高周波動作を模擬する簡単化した等価回路図であ り、第9図(b)は、この等価回路の周波数応答特性のシミュレーション結果を 示すグラフであり、第10図(a)は、第1図に示すこの発明の光半導体装置(差動線路)の高周波動作を模擬する簡単化した等価回路図であり、第10図(b) はこの等価回路の周波数応答特性のシミュレーション結果を示すグラフであり、 第11図(a)は、第10図(a)の等価回路においてバイアス回路の構成を詳 細に示した回路構成図であり、第11図(b)は、この回路条件に基づく周波数 応答特性のシミュレーション結果を示すグラフであり、第11図(c)は、第9 図(a)の等価回路においてバイアス回路の構成を詳細に示した回路構成図であ り、第11図(d)は、この回路条件に基づく周波数応答特性のシミュレーショ 20 ン結果を示すグラフであり、第12図(a)は、第11図(a)と同一の等価回 路を示した回路構成図であり、第12図(b)は、第12図(a)の回路条件に 基づくシミュレーション結果を示すグラフであり、第12図(c)は、第11図 (a) の等価回路において、ワイヤボンド23a (または23b) のインダクタ ンスL4を、3 n H から1 n H に変更したときの周波数応答特性のシミュレーシ 25 ョン結果を示すグラフであり、第13図(a)は、第11図(a)と同一の等価 回路を示したものであり、第13図(b)は、第13図(a)の回路条件に基づ



くシミュレーション結果を示すグラフであり、第13図(c)は、第11図(a) の等価回路において、インダクタンス素子のインダクタンスL1を変更したと きの周波数応答特性のシミュレーション結果を示すグラフであり、第14図は、 キャンパッケージおよびレセプタクルから構成されるLDモジュールの外観構成 を示す図であり、第15図(a)は、LDモジュールの水平断面図(第14図の xに平行な面)であり、第15図(b)は、垂直断面図(第14図のyに平行な 面)であり、第16図は、キャップを外した状態におけるキャンパッケージを示 す斜視図であり、第17図(a)は、上蓋を外した状態の上面図であり、第17 図(b)は、上蓋を取付けた状態での第17図(a)の II 断面図であり、第1 8 図は、従来の単相給電方式による光半導体装置の一例を示す回路図であり、第 10 19図は、第18図のLD駆動回路に示すような回路から出力される電気信号波 形のアイパターンの一例を示す図であり、第20図は、第19図に示すような信 号波形の電気信号を出力するLD駆動回路を用いて、第18図のLDモジュール から出力される光信号波形(光出力波形)のアイパターンの一例を示す図であり、 第21図は、第18図に示すLD駆動回路とLDモジュールの間の信号伝送路P 15 を、マイクロストリップ線路のような分布定数回路で構成し、この分布定数回路 からLDモジュールを見たときの、周波数応答特性を示すグラフである。

発明を実施するための最良の形態

20 以下に添付図面を参照して、この発明にかかる光半導体装置の好適な実施の形態を詳細に説明する。


実施の形態1.

25

第1図は、実施の形態1にかかる光半導体装置の一例を示す回路構成図である。 同図において、LD駆動回路1は、差動型の入力構成を有する入力バッファ11 と、逆相信号および正相信号を出力する差動構成を成す一対の差動トランジスタ 12、13、定電流動作をするトランジスタ14、差動トランジスタ12、13 のコレクタの負荷であり、インピーダンス整合をとるための抵抗15、16を夫

20

25



々備えている。

入力バッファ11は、入力される逆相信号と正相信号の波形を整形し、差動トランジスタ12および13のベースへ入力する調整された逆相信号と正相信号を 生成する。

差動構成をなす一対の差動トランジスタ12、13とトランジスタ14は、差動増幅器を構成する。差動トランジスタ12および13の夫々のコレクタ側は、抵抗15および16の一方側に接続されている。抵抗15、16の他方側は接地端子に接続される。差動トランジスタ12および13の夫々のエミッタは、定電流動作をするトランジスタ14に接続されている。差動トランジスタ12のベースには入力バッファ11の逆相信号出力端子が接続され、差動トランジスタ13のベースには入力バッファ11の正相信号出力端子が接続されている。トランジスタ14のエミッタ側、および入力バッファ11の電圧入力端子は、ともに負電源(Vee)に接続されている。

差動トランジスタ12、13のコレクタ側の出力端子は、マイクロストリップ 線路やグランデッドコプレーナ線路などで構成される分布定数回路18、整合抵 抗19a、19bを介してLD20の一対の電極(アノードと、カソード)に夫 々接続されている。

なお、差動トランジスタ12、13は、電界効果型トランジスタ(FET)を 用いても良い。この場合、LD20のアノード、カソードともに、電界効果型ト ランジスタのドレイン側に夫々接続される。


LDモジュール 2 側は、分布定数回路 18と、20 Ω 程度のインピーダンス整合用の整合抵抗 19 a、19 b とを介して、高周波インピーダンスが 5 Ω 程度のLD 20 と接続される。LD 20 のアノード側は整合抵抗 19 b に電気的に接続された導体線路に半田などで接合され、LD 20 のカソード側はワイヤボンド 29 を介して、整合抵抗 19 a と電気的に接続された導体線路に接続される。分布定数回路 18 は、LD駆動回路 10 差動型の差動トランジスタ 13、12 の出力端子と、整合抵抗 19 a、19 b との間を、差動線路やワイヤボンドで接続

10

15

20

25



して構成される。差動線路は、2つの導体線路を近接して配置し、2つの導体線路に対する入力信号の、一方が正相信号、他方が逆相信号となるようにして信号 伝送を行うことにより、2線路間の電気的結合度を高め、電界の漏洩損失を低減することができる。

また、例えば、従来の単相駆動方式の場合には、LDを駆動した大電流が接地を経由してLD駆動回路に帰還するので、接地電位が変動するため、近接して設置された微弱電流を検出する光受信系の電子回路に悪影響が出ることがある。これに対し、本実施の形態では、差動線路を用いて、LDをプッシュ・プル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響が出にくいという利点がある。

差動線路は、2本の信号伝送線路を近接して配置した差動型のマイクロストリップ線路(マイクロストリップ差動線路)、あるいは差動型のグランデッドコプレーナ線路(グランデッドコプレーナ差動線路)や、2本の導体ピンを近接して配置した差動ピン(あるいはリード)などによって構成される。

高周波に対するインピーダンスが大きいソレノイド21 a と、このソレノイド21 a に並列に接続され共振防止のためにQ値を下げる抵抗22 a とから第1のバイアス回路28 a が構成される。また、高周波に対するインピーダンスが大きいソレノイド21 b に 並列に接続され共振防止のためにQ値を下げる抵抗22 b とから第2のバイアス回路28 b が構成される。ソレノイド21 a、21 b には、バイアス電流(直流)を通過させるとともに、LD駆動回路1から出力される変調信号(数百kHz~数十GHzの電気信号)が第1、第2のバイアス回路28 a、28 b から漏れ出るのを抑圧する、すなわち高周波信号を遮断する空心コイルを用いている。第1のバイアス回路28 a のソレノイド21 a、および第2のバイアス回路28 bのソレノイド21 b とも、夫々ワイヤボンド23 a、23 b を介して、夫々の一端側が、LD20のアノードおよびカソードに電気的に接続された夫々の導体線路と接続される。これによって、バイアス回路28 a は、ワイヤボンド23 a を介して整合抵抗19 a に電気的に

10

15

20

接続された導体線路と接続されて、ワイヤボンド29を介してLD20のカソードに接続される。また、バイアス回路28bは、ワイヤボンド23bを介して整合抵抗19bに電気的に接続された導体線路と接続されて、LD20のアノードの半田付けされた導体線路(パッド)に接続される。

13

LD20のアノード側は、ワイヤボンド23b、第2のバイアス回路28bの 並列回路を介して接地端子に接続されている。LD20のカソード側は、ワイヤボンド23a、第2のバイアス回路28aの並列回路を介して定電流源24に接続される。定電流源24はトランジスタを用いて構成され、エミッタ側が負電圧源 (Vee) に接続されている。この負電源は、LD駆動回路1のトランジスタ14が接続される負電源(Vee) と同じ電圧としているが、異なる電圧にしても良い。

バイアス回路28a、28bは、ワイヤボンド23a、23bなどとともに、 高周波的には非接地の開放端子の如く作用する。

このLD20の駆動構成によれば、LD20のアノード、カソードに一対の第 1、第2のバイアス回路28a、28bを介して直流バイアス電流が供給され、 かつ差動型の一対の差動トランジスタ12、13によってLD20のアノード、 カソードに高周波の変調電流が差動で入力されている。

すなわち、LD駆動回路1の差動トランジスタ12がONからOFF(差動トランジスタ13がOFFからON)になると、LD20に変調電流が流れ、LD20からのレーザ光出力はOFFからONとなる。また、差動トランジスタ13がONからOFF(差動トランジスタ12がOFFからON)になると、LD20に流れる変調電流が小さくなり、LD20からのレーザ光出力はONからOFFとなる。


したがって、LD駆動回路1の差動的に構成された差動トランジスタ12、1 25 3から出力された変調電気信号は、分布定数回路18などを通じてLD20に伝送され、LD20において変調電気信号が光変調信号に変換される。LD20から発生された光変調信号は、集光レンズ25によって光ファイバ26に集光され、

10

15

20

25



この光ファイバ26を通じて出力される。

第2図(a)は、LD駆動回路1の一対の差動トランジスタ12、13の立ち上がり、立ち下がり特性を模式的に示す説明図であり、第2図(b)は、一対の差動トランジスタ12、13の立ち上がり、立ち下がり特性が平均化される原理を示す説明図である。

第2図(a)に示すように差動トランジスタ12または13(両者の特性は同等と仮定)の立ち上がり時間をtr、立ち下がり時間をtfとすると、trとtf との間には、tr < tf の関係がある。このことは上述したとおりである。

また、上述したように、正相信号と逆相信号とが分布定数回路18を経由し、 一方は整合抵抗19aを介してLD20のカソードに、他方は整合抵抗19bを 介してLD20のアノードに接続されている。これらの接続により、差動トラン ジスタ12が立ち上がるときは差動トランジスタ13が同時に立ち下がり、一方、 差動トランジスタ12が立ち下がるときは差動トランジスタ13が同時に立ち上 がるため、LD20から見れば一対の差動トランジスタ12、13からプシュ・ プルで駆動されている。

第18図に示す従来の光半導体装置の回路では、LD駆動回路200は一対のトランジスタが差動で動作を行っているが、LD310から見た場合には、差動トランジスタ203が立ち上がるときにLD310に電流が流れ、差動トランジスタ203が立ち下がるときにLD310の電流が流れなくなるだけである。つまり、LD310(あるいはLD駆動回路200とLD310とを接続する分布定数回路)から見た場合には、プシュ・プルで駆動されているわけではない。

第1図に示すこの発明の光半導体装置の回路は、このようなプシュ・プル動作を行うので、分布定数回路18が差動線路となりLD20に対する電流の押込み (push)と吸い出し(pull)を同時に行い、LD20から見れば差動トランジスタ12の立ち上がり時間(tr)と、差動トランジスタ13の立ち下がり時間(tf)との平均時間((tr+tf)/2)で動作していることになる。この結果、第2図(b)に示すように、立ち上がり時間と立ち下がり時間とが平

10

15

20

15

均化された対称形の立ち上がり特性を示すことになる。

第3図は、様々なパターンの光信号波形を光一電気変換した後で帯域フィルタを通し、その電気信号を重ね書きした図であり、上の部分がマーク側(発光)であり、横軸は時間を示している。第20図に示すアイパターンと比較して、波形の非対称性が改善されるとともにアイマスクマージンにも余裕があり、良好な伝送特性が得られることが分かる。

特に、中央部の右上付近(図中下に示す立ち下がりの部分)で、アイマスク規 定に対する余裕ができており、使用温度上昇によるLD20の緩和振動周波数の 低下に伴なう波形劣化に対して余裕ができる。

また、第19図のように立ち上がり時間や立ち下がり時間が比較的に長いLD 駆動回路に対して、その立ち上がり特性を改善するために、LD駆動回路200 にピーキング特性を持たせるように調整することによって、信号帯域よりも高周 波の15GHz付近の周期を持つ僅かなリンギングが発生し、第19図の電気波 形に重ね合わされることがある。

このリンギングによって、光出力波形の立ち下がり波形を持ち上げることができ、アイパターンの右肩(右下がり部分)がアイマスクに対して余裕を持つようになって、光出力波形の品質を向上させることができる。例えば、10Gb/sディジタル信号(最小パルス)の基本波が5GHzである場合、その3倍の高調波の15GHz位でリンギングが発生するようにLD駆動回路200のピーキングを調整することにより、より品質のよい光出力波形が得られる。

なお、特開平11-233876号公報には、差動負荷インピーダンスのバラ ンスをとることによって、ジッタのないデータ伝送を行うレーザモジュールの例 が開示されているが、LDから見てプシュ・プル動作を行っているわけではなく、 本願発明とは異なるものである。

25 また、特開平5-327617号公報は、駆動回路から見たLDの入力インピーダンスを下げることによって立ち下がり時間のみを改善しているのであって、本願発明の原理と全く異なるものである。

10

15

20

25

第4図(a)は、第1図に示すLDモジュール2を分布定数回路18から見たときの周波数応答特性を示すグラフである。上述したように、第1図に示すLDモジュール2には、LD20のカソード側にワイヤボンド23aを介してソレノイド21aと抵抗22aとの並列回路であるバイアス回路28aが接続され、LD20のアノード側にワイヤボンド23bを介してソレノイド21bと抵抗22bとの並列回路であるバイアス回路28bが接続されている。このため、夫々のバイアス回路28a、28bがセラミック基板などに設けられたパッド部分などによる容量成分を原因として共振を起こすことは、従来技術のLDモジュール30の例と同じである。しかし、分布定数回路18側から等価回路として見ると2つのバイアス回路が直列接続されて見えるため共振の振幅を小さくでき、第21図に示すような10GHz付近での急峻な落ち込みを防止している。なお、第4図(a)に示す例は、抵抗22a、抵抗22bのインピーダンスを、同じインピーダンスとしたときの周波数応答特性を示すグラフである。

また、第4図(b)は、夫々のバイアス回路28a、28bを異なるインピーダンスにしたときの周波数応答特性を示すグラフである。同図に示すように、第4図(a)で見られたようなうねりが改善されているのが比較できる。なお、インダクタンスや抵抗値の具体的な例については、後述の実施の形態3、4で説明する。

特開平5-37083号公報には、バイアス回路と半導体レーザを接続するボンディングワイヤのインダクタンスLsと、バイアス回路と外部回路の接続のために設けられた気密パッケージのセラミックブロックの有する寄生容量Cs1とで、小信号周波数特性が劣化するという課題が開示されている。同公報では、この寄生容量Cs1による影響を低減するために、気密パッケージのセラミックブロックに配したバイアスライン下面のメタライズを除去することにより、回路内の寄生容量を除去している。セラミックブロックの下面は、バイアスラインの下面以外の他の部分で、メタライズが除去されていない。


然るに、同公報に記載された発明は半導体レーザへの変調信号の供給に単相線

10

15

20

25



路を用いたものであって、同公報には差動線路を用いた回路例や、2つのバイアス回路を使用する例、またその2つのバイアス回路のインピーダンスを異なるものにする例について開示されていない。また、差動線路と接続されるバイアス回路を2つ配置した実施の形態1とは、回路構成が異なるものである。


さらに、同公報に記載された発明は、共振による通過特性の3dB減衰周波数を2.5GHzから2.9GHzに周波数軸で移動させるものであり、実施の形態1のように共振の振幅を変化させているものとは、まったく異なるものである。このように実施の形態1によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、電気駆動波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性が得られるという効果を奏する。

また、差動線路が接続された光半導体素子の両側に夫々バイアス回路を配置したので、等価回路としては2つのバイアス回路が直列接続されて見えるため共振の振幅を小さくでき、バイアス回路の配置に伴なう通過特性の急峻な落ち込み(リップル)を改善でき、光出力波形の品質が向上することにより、良好な伝送特性を得ることができる。

なお、実施の形態1としてLDを直接変調する装置を図示したが、これは一定 強度の光を出力する光源を別に有する、例えば電界吸収型半導体光変調素子等を 用いた光半導体装置に適用することもでき、同様の作用および効果を有する。

また、実施の形態1では直列共振を防止する素子としてソレノイドを用いているが、インダクタンス成分を持つ素子(インダクタンス素子)であれば他のものであってもよく、セラミック基板のパターン配線で構成したチップインダクタや直径0.01~0.5 mm、長さ10 mm程度のワイヤなどを用いてもよい。

以上説明したように、実施の形態1にかかる光半導体装置によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。



また、実施の形態1にかかる光半導体装置によれば、差動線路が接続された光 半導体素子の両電極側にバイアス回路を配置したので、バイアス回路に伴なう通 過特性のリップルを改善でき、光出力波形の品質が向上することにより、良好な 伝送特性を得ることができるという効果を奏する。

5 実施の形態2.

10

15

20

第5図は、実施の形態2にかかる光半導体装置の一例を示す回路構成図である。 同図において、LD駆動回路1は、差動型の入力構成を有する入力バッファ11 と、逆相信号および正相信号を出力する差動構成を成す一対の差動トランジスタ 12、13、定電流動作をするトランジスタ14、差動トランジスタ12、13 のコレクタの負荷抵抗でインピーダンス整合をとるための抵抗15、16を夫々 備えている。

入力バッファ11は、入力される正相信号と逆相信号の波形を整形し、差動トランジスタ12および13のベースへ入力する調整された逆相信号と正相信号を 生成する。

差動構成を成す一対の差動トランジスタ12、13、およびトランジスタ14 は差動増幅器を構成する。差動トランジスタ12および13の夫々のコレクタ側は、抵抗15および16に接続されている。抵抗15、16の他方側は接地端子に接続される。差動トランジスタ12および13の夫々のエミッタは、定電流動作をするトランジスタ14に接続されている。差動トランジスタ12のベースには入力バッファ11の逆相信号出力端子が接続され、差動トランジスタ13のベースには入力バッファ11の正相信号出力端子が接続されている。トランジスタ14のエミッタ側、および入力バッファ11の電圧入力端子は、ともに負電源(Vee)に接続されている。


差動トランジスタ12、13の出力端子(コレクタ側)は、マイクロストリップ差動線路やグランデッドコプレーナ差動線路などで構成される分布定数回路18、フィルタ27、整合抵抗19a、19bを介してLD20のアノード、カソードに夫々接続されている。

10

15

20

25



なお、差動トランジスタ12、13は、電界効果型トランジスタ(FET)を 用いても良い。この場合、LD20のアノード、カソードともに、電界効果型ト ランジスタのドレイン側に接続される。

LDモジュール2側は、分布定数回路18、フィルタ27、20 Ω 程度のインピーダンス整合用の整合抵抗19a、19bを介して、高周波インピーダンスが5 Ω 程度のLD20とアノード側は半田付けで、カソード側はワイヤボンド29で接続され、高周波に対するインピーダンスが大きいソレノイド21aと、このソレノイド21aに並列に接続され共振防止のためにQ値を下げる抵抗22aとからなる第1のバイアス回路28aと、高周波に対するインピーダンスが大きいソレノイド21bと、このソレノイド21bに並列に接続され共振防止のためにQ値を下げる抵抗22bとからなる第2のバイアス回路28bとに、夫々ワイヤボンド23a、23bを介して接続される。

LD20のアノード側は、ワイヤボンド23b、第2のバイアス回路28bの並列回路を介して接地端子に接続されている。LD20のカソード側は、ワイヤボンド29、23a、第2のバイアス回路28aを介してバイアス定電流源24に接続される。定電流源24はトランジスタを用いて構成され、エミッタ側が負電圧源(Vee)に接続されている。この負電源は、LD駆動回路1のトランジスタ14が接続される負電源(Vee)と同じ電圧としているが、異なる電圧にしても良い。

また、実施の形態1と同様に、LD20のアノード、カソードに一対のバイアス回路28a、28bを介して直流バイアス電流が供給され、かつ差動型の一対の差動トランジスタ12、13によってLD20のアノード、カソードに高周波の変調信号が差動で入力されている。


いま、LD駆動回路1の差動トランジスタ12、13の立ち上がり特性を改善するため、第5図には図示しない回路定数の変更でLD駆動回路1にピーキングをかけると、15GHz程度を周期とするリンギングが発生する。第5図に示すフィルタ27は、このリンギングを除去するための低域通過フィルタである。

10

15

20

25



光ファイバの分散の影響が少ない波長 1. 3 1 μ m帯では、光ファイバ伝送後の波形変化が小さく、このリンギング波形は受信機のフィルタで減衰するので、アイマスクに対してより余裕を持たせた光出力波形が得られるので、このリンギングを積極的に受信機のフィルタ後の信号波形改善に利用することもできる。しかし、光ファイバの分散の影響が大きい波長 1. 5 5 μ m帯では、このリンギング波形があると光半導体発光素子で引き起こされる波長チャープが大きくなり、光ファイバ伝送後の波形に悪影響を与えることもあるため、フィルタ 2 7 によってリンギングを除去する。


第6図(a)は、フィルタ27の上面図であり、第6図(b)はこのフィルタ27のP方向矢視図である。同図(a)および(b)において、フィルタ27は、セラミック基板41の上面に一対のマイクロストリップ差動線路39、下面に接地導体40を備えている。また、櫛形のストリップ導体電極38が、一対のマイクロストリップ導体線路39から交互に、マイクロストリップ導体線路39に直交する内側方向に形成されている。

第7図は、フィルタ27を挿入する前後の周波数応答特性を対比したグラフである。同図において、C1は第4図(b)の曲線を示したものであり、第5図に示す2つのバイアス回路28a、28bのインピーダンスを非対称にして、応答特性のうねりを改善した波形である。C2は、上述したように、第5図のLD駆動回路1に図示しない回路定数の変更でピーキングかかったときに、15GHz程度を周期とするリンギングが生じている場合の応答特性を示す波形である。C3は、フィルタ27によって15GHz付近のリンギングを遮断したときの応答特性を示す波形である。同図から、12GHzを越える付近まで、フラットで良好な周波数応答特性が得られている。

なお、特開平7-38185号公報の第6図に、LD素子と並列に容量と抵抗 との直列回路を挿入して、立ち上がり特性のリンギングを防止する回路の開示が ある。しかし、この回路は、バイアス電流を流さないために発生するオーバーシ ュートや緩和振動を除去する目的であり、本願発明とは目的が異なる。また、単

10

25



相給電である点や回路の構成も異なる。


また、特開平7-46194号公報の第1図および第2図に、整合抵抗とLD 駆動回路との間にインダクタンスと抵抗との直列回路をLD素子に並列接続する ことで整合状態を変化させてリンギングを防止する回路の開示があるが、目的や 回路構成が異なり、また単相給電である点で相違する。

第8図は、第5図に示す光半導体装置の高周波動作を模擬する簡単化した等価 回路図である。31はLD駆動回路の出力インピーダンスを示している。LDモジュール側では、50、50のLDモジュールの各素子を示す符号に対応してお り、191 は整合抵抗、201 はLD、271 はフィルタを示している。

いま、整合抵抗19aおよび19bの抵抗値をRd、LD20の内部抵抗をr、フィルタ27の容量をC、LD駆動回路の出力インピーダンスをZとおくと、この等価回路の遮断周波数fcの近似式は、次式で表せる。

$$fc = \frac{1}{2\pi RC}$$
 ただし、 $R = \frac{(2Rd+r)Z}{2Rd+r+Z}$

このように実施の形態2によれば、第1および第2の導体線路に対して交差する複数の導体が櫛型状に形成された第1および第2の導体フィンガー部を有し、この第1の導体フィンガー部と第2の導体フィンガー部とが交互に配置されたフィルタが少なくともディジタル信号の最大繰り返し周波数よりも高い周波数を遮断し、LD駆動回路のピーキング動作ときに発生する、LD出力の不要なリンギングを除去、または低減するので、光出力信号の信号雑音比を改善し、これによって光出力波形の品質が向上することにより、良好な伝送特性を得ることができ



る。

10

15

20

また、実施の形態2ではリンギングを防止する素子として櫛形のフィルタを用いる例を示したが、キャパシタンス成分を持つ素子であれば何でもよく、通常の 導体パターン等で構成することもできる。

5 また、実施の形態2としてLDを直接変調する装置を図示したが、これは一定 強度の光を出力する光源を別に有する、例えば電界吸収型半導体光変調素子等を 用いた光半導体装置に適用することもでき、同様の作用および効果を有する。 実施の形態3.


実施の形態1では、差動線路を用いる利点としてLD駆動回路の立ち上がり/ 立ち下がり特性の非対称性を補償し、光出力波形が改善されることを中心に説明 してきたが、この差動線路を用いることにより、立ち上がり/立ち下がり特性の 非対称性の補償とは別に周波数特性を改善できる利点がある。この実施の形態で は、リアクタンス、抵抗値の具体例を与える等価回路を示し、その利点について 説明する。

第9図(a)は、第18図に示す従来技術の光半導体装置の高周波動作を模擬する簡単化した等価回路図である。同図において、31はLD駆動回路の出力インピーダンス、309は整合抵抗、310はLDの内部抵抗を示す。329は、整合抵抗309と電気的に接続される導体線路に設けられた図示しないパッドと、LD310のカソードとを接続するワイヤボンドである。32はソレノイドなどのインダクタンス素子311を有するバイアス回路を示しており、実際にはリアクタンスであるが、第9図と第10図では基本的な通過特性の説明を簡単にするため、抵抗としている。

第9図(b)は、この等価回路の周波数応答特性のシミュレーション結果を示すグラフである。同図は、LD駆動回路側の出力インピーダンスZ1が50Ω、
 LD310の内部抵抗 r 1が8Ω、整合抵抗309の抵抗値R3が40Ω、ワイヤボンド329のインダクタンスL3が0.5 n H、バイアス回路32のインピーダンスが50Ωのときのシミュレーション結果を示しており、同図より3d

10

25



B帯域(図中のm1から3dB低下するところのm2との間)が10.6GHz 程度であることが分かる。

一方、第10図(a)は、第1図に示すこの発明の光半導体装置(差動線路)の高周波動作を模擬する簡単化した等価回路図である。同図において、31はL D駆動回路の出力インピーダンス、19aおよび19bは整合抵抗、20はLD、29はワイヤボンド、32および33は夫々のバイアス回路を示している。

第10図(b)は、この等価回路の周波数応答特性のシミュレーション結果を示すグラフである。同図は、LD駆動回路側の出力インピーダンスZ1が100 Q、LD20の内部抵抗r1が8Q、整合抵抗19aおよび19bの抵抗値R3 およびR4が夫々40Q、ワイヤボンド29のインダクタンスL3が0.5 n H、バイアス回路32および33のインピーダンスが夫々50Qのときのシミュレーション結果を示しており、同図より3dB帯域(図中のm3から3dB低下するところm4との間)が18.6GHz程度であることが分かる。


LD素子の基板側(アノード)は、給電線路に半田付けなどで固定されるため、 LDモジュール側のインダクタンス成分は、LD素子のカソード側のワイヤボン ドを主因とするものであり、差動給電回路と単相給電回路とで殆ど差異はない。 一方、LD素子側から見たインピーダンスは、差動線路を用いた回路の方が2倍 近く大きくなり、結果として差動線路の使用により周波数応答特性(通過特性) が改善される。

20 このように、LD駆動回路とLDモジュールとを差動線路を用いて接続することにより、周波数応答特性を改善することができる。 実施の形態4.

第11図(a)は、第10図(a)の等価回路においてバイアス回路の構成を 詳細に示した回路構成図である。この等価回路の構成および動作は実施の形態1 で説明したとおりなので、ここでの説明は省略する。この実施の形態4では、実 施の形態1の等価回路についてインダクタンス、容量、抵抗値の具体例を与えて、 その特性について説明する。

20

25




(第1の具体例)

第1の具体例の光半導体装置の等価回路における各素子の諸元は、第11図(a)に示す記号を用いて表すと、抵抗22aおよび22bの抵抗値R1およびR 2=1000 Ω 、整合抵抗19aおよび19bの抵抗値R3およびR4=40 Ω 、ソレノイド21a、21bのインダクタンスL1およびL2=100nH、ワイヤボンド29のインダクタンスL3=0.5nH、ワイヤボンド23a、23bのインダクタンスL4およびL5=3nH、LD駆動回路側の抵抗値Z1=100 Ω 、LD20の抵抗値 r1=8 Ω 、バイアス回路の寄生容量C1、C2、C3およびC4=0.1pFである。なお、第11図(b)はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフである。

一方、第11図(c)は、第9図(a)の等価回路においてバイアス回路の構成を詳細に示した回路構成図である。この等価回路の構成および動作は従来の技術で説明したとおりなので、ここでの説明は省略する。この等価回路において、各素子の諸元を第11図(c)に示す記号を用いて表すと、R2=1000 Ω 、R3=40 Ω 、インダクタンス素子311のインダクタンスL2=100nH、L3=0.5nH、L5=3nH、LD駆動回路側の抵抗値Z2=50 Ω 、LD310の抵抗値Z1=8 Ω 、バイアス回路の寄生容量Z2およびZ4=0.1Z5 を持てある。なお、第11図(d)はこの回路条件に基づく周波数応答特性のシミュレーション結果を示すグラフである。

第11図(b) および第11図(d) のシュミレーション結果に示されるように、差動給電方式のバイアス回路を用いた場合は、単相給電方式のバイアス回路を用いた場合と比較して、バイアス回路による共振リップルの振幅を減少させることができる。なお、この効果は、第11図(b)が実施の形態1における差動給電方式の実験結果として示した第4図(a)に対応し、第11図(d)が単相給電方式の実験結果として示した第21図に対応する。但し、第4図(a)と第21図の実験結果にはLD駆動回路1、200の周波数特性が含まれ、高域が遮断されている。



なお、特開平5-37083号公報では、バイアス回路の容量が原因となって 発生する共振リップルの改善を目的として、光モジュールのパッケージ壁面から 外側の寄生容量を低減するために、パッケージのフィードスルーのグランド面を 除去した回路の開示がある。しかし、この回路は、単相線路を用いるものであり、 回路の構成も本願発明とは異なっている。

(第2の具体例)

5

20

25

つぎに、実施の形態1の光半導体装置の等価回路について、インダクタンス、容量、抵抗値に関する第2の具体例として、他の条件を与えた場合のバイアス回路の特性について説明する。

第12図(a)は、第11図(a)と同一の等価回路を示した回路構成図であり、第12図(b)は、第12図(a)の回路条件に基づくシミュレーション結果を示すグラフであり、第11図(b)のグラフに対応する。また、第12図(c)は、第11図(a)の等価回路において、ワイヤボンド23a(または23b)のインダクタンスL4を、3nHから1nHに変更したときの周波数応答特性のシミュレーション結果を示すグラフである。

第12図(b) および第12図(c) のシュミレーション結果に示されるように、バイアス回路とLD素子とを接続するワイヤボンドなどのインダクタンス成分を、両側で非対称にすることにより、共振リップルを生じさせる周波数を高くすることができる。なお、リップルの振幅は増加しているが、リップルが生じる領域を帯域外に追いやることができるので、所望の帯域を確保する場合などに有用である。

(第3の具体例)


さらに、実施の形態1の光半導体装置の等価回路について、インダクタンス、容量、抵抗値に関する第3の具体例として、他の条件を与えた場合のバイアス回路の特性について説明する。

第13図(a)は、第11図(a)と同一の等価回路を示した回路構成図であり、第13図(b)は、第13図(a)の回路条件に基づくシミュレーション結

10

15

20



果を示すグラフであり、第11図(b)に対応する。また、第13図(c)は、第11図(a)の等価回路において、ソレノイド21aのインダクタンスL1を変更したときの周波数応答特性のシミュレーション結果を示すグラフである。ここで、ソレノイド21aおよび抵抗22aに関し、L1=100nH、R1=1000 Ω としてL1のインダクタンスを変更する前のグラフを第13図(b)に示し、L1=10nH、R1=400 Ω としてL1のインダクタンスを変更した後のグラフを第13図(c)に示す。


第13図(b) および第13図(c) のシュミレーション結果に示されるように、バイアス回路に並列接続されたソレノイド21a(または21b)と抵抗22a(または22b)のインピーダンスを、両側で非対称にすることにより、共振リップルの振幅をさらに小さくすることができる。これは実施の形態1の第4図(b)の実験結果で示した内容と同じである。なお、実施の形態1の第4図(b)の実験結果にはLD駆動回路1の周波数特性を含み、高域が遮断されている。このように実施の形態4によれば、LD駆動回路とLDモジュールとを差動線路を用いて接続することによって、共振リップルの振幅を減少させることができる。また、バイアス回路とLD素子とを接続するワイヤボンドなどのインダクタンス成分を、ワイヤボンドの長さを変えるなどして両側で非対称にすることにより、共振リップルを生じさせる周波数を高く設定することができる。さらに、バイアス回路に並列接続されたインダクタンス素子と抵抗のインピーダンスを両側で非対称にすることにより、共振リップルの振幅をさらに小さくすることができる。

実施の形態5.

まず、第14図から第16図を用いて、この発明の実施の形態5の光半導体素 子モジュールについて説明する。

25 第14図はキャンパッケージ101およびレセプタクル102から構成される 光半導体素子モジュール(以下、この実施の形態5では主にLDを搭載した例を 示すので、LDモジュールと呼ぶ。)103の外観構成を示す図であり、第15

20



図(a)(b)はLDモジュール103の水平断面図(第14図のxに平行な面)、垂直断面図(第14図のyに平行な面)である。

第14図、15に示すように、キャンパッケージ101は、バイアス給電ピン (144a、144b)、高周波信号ピン (141a、141b)などがマウントされる円板状のステム110と、複数のセラミック基板が搭載される台形柱状の台座111(台座ブロック)と、LD20から発生されたレーザ光を集光する集光レンズ25と、台座111などを外部から密閉するための円筒形のキャップ113などを備えている。


キャップ113は、第15図に示すように、プロジェクション溶接などによってステム110に固定される第1キャップ部材113aと、この第1キャップ部材113aの先端側に外嵌されてYAG溶接などによって第1キャップ部材113aに固定される第2キャップ部材113bとから2段円筒形状を成している。具体的には、第1キャップ部材113aは段付きの外筒を有し、太い径の外筒の先に細い径の外筒が設けられている。この細い径の外筒の外周に対して、第2キャップ部材113bの一端側の内筒が嵌合し、貫通YAG溶接によって第1キャップ部材113aと第2キャップ部材113bが固定される。

第1キャップ部材113aの先端側には、レンズ挿入用の孔114が形成されており、この孔114に集光レンズ25が挿入される。集光レンズ25は、ネジ、接着材などによって第1キャップ部材113aに固定される。第1キャップ部材113aの内部空間115は、ガラス製のウィンドウ116によって外部から画成されており、これにより台座111が収納される内部空間115を気密状態に保つようにしている。なお、集光レンズ25の接着、または半田付けによって、内部空間115を気密状態に保つことが可能な場合は、ウィンドウ116を省略してもよい。

25 第 2 キャップ部材 1 1 3 b の集光レンズ 2 5 に対向する部分(他端側)には、 レーザ光を通過させるための孔 1 1 7 が形成されている。この第 2 キャップ部材 1 1 3 b をレーザ光軸方向に位置決め調整して、第 1 キャップ部材 1 1 3 a に Y

20

25



AG溶接固定することで、集光レンズ25とレセプタクル102内に保持された ダミーフェルール118とのレーザ光軸方向の位置合わせを行う。

レセプタクル102は、光ファイバ120が接続されたフェルール121 (第 14図参照)が挿入されるフェルール挿入孔119を有しており、光ファイバ1 20を保持する。フェルール挿入孔119内のキャンパッケージ101側には、内部に光ファイバ118aが配設されているダミーフェルール118が圧入され 固定されている。レセプタクル102におけるダミーフェルール118が固定される側の一端面は、YAG溶接による突き合わせ溶接などによってキャンパッケージ101の第2キャップ部材113bの他端側の端面に固定される。レセプタクル102を第2キャップ部材113bに固定する際に、レーザ光軸方向に垂直な2つの方向に対する位置決め調整を行うことで、集光レンズ25とレセプタクル102内のダミーフェルール118とのレーザ光軸に直角な2つの方向に関する位置合わせを行う。

光ファイバ120が接続されているフェルール121は、フェルール121がレセプタクル102のフェルール挿入孔119に挿入されたとき、ダミーフェルール118の方にフェルール121を押圧し、かつフェルール121をレセプタクル102にロック固定するための適宜の機構(図示せず)を有している。したがって、フェルール121がレセプタクル102のフェルール挿入孔119に挿入されると、ダミーフェルール118の光ファイバ118aとフェルール121内の光ファイバ120の端面同士が当接し、これによりファイバ間が接続(光結合)される。


つぎに、キャンパッケージ101内の構成について説明する。第16図は、キャップ113を外した状態におけるキャンパッケージ101を示す斜視図である。

第16図に示すように、キャンパッケージ101は、複数のピンがマウントされた円板状のステム110と、Agロウ付けなどによってステム110の内壁面に垂直に固定される台形柱状の台座111とから構成される。

グランドを構成するステム110には、LD駆動回路1からの差動の変調電気

10

15



これらの信号ピンのうち、高周波信号ピン141a、141bと、グランドピン142a、142bは、気密を保ったままステム110を介して電気信号を通過させるフィードスルーを構成している。これら各ピンは、ガラスなどの材料で構成される誘電体を介してステム110に対し気密封止状態で固定されている。

グランドピン142a、142bは、グランドを構成するステム110の外壁面 (図示せず) に圧着および溶接によって固着されている。PD用チップキャリア 145上にマウントされたPD150は、LD20から後方に出射されるモニタ 光をモニタするためのものである。

台座111の上面には、マイクロストリップ差動線路基板146、147と、LD用チップキャリア148と、バイアス回路用基板149とが搭載されている。マイクロストリップ差動線路基板146、147やLD用チップキャリア148の裏面にグランドとして機能するように形成された平面導体板である接地導体層が、半田などで台座111の上面に接合され、電気的に接続されている。また、台座111は、LD20等から発生する熱の放熱経路になっている。


25 マイクロストリップ差動線路基板146は、セラミック基板151と、セラミック基板151の上面に形成された一対のストリップ差動信号線152a、152bと、セラミック基板151の裏面に形成された接地導体層(図示せず)で構

10

15

20

25



成されている。ストリップ差動信号線152a、152bの一端側には、ステム 110から突出した高周波信号ピン141a、141bと接触させるためのパッド153a、153bが形成されている。ストリップ差動信号線152a、15 2 bの途中には、互いの信号線により接近するように突出されたインピーダンス 整合用の容量性のスタブ154a、154bが形成されている。ストリップ差動 信号線152a、152bは、低いインピーダンスになりやすいフィードスルー部のインピーダンスを補正するために、ステム110に近い入力側の部分では、信号線間隔が大きく設定されている。また、ストリップ差動信号線152a、152bは、信号線間隔が徐々に接近する部分と、間隔が接近して平行に配置される出力側部分とを有している。ステム110にマウントされる高周波信号ピン141a、141bの端部は、マイクロストリップ差動線路基板146のパッド153a、153bにロウ付けまたは半田付けによって接続固定されている。


マイクロストリップ差動線路基板147は、セラミック基板155と、セラミック基板155の上面に形成された一対のストリップ差動信号線156a、156 bと、セラミック基板155の裏面に形成された接地導体層(図示せず)で構成されている。ストリップ差動信号線156a、156 bは、信号線方向を略90度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線156a、156 bの途中には、インピーダンス整合用の整合抵抗19a、19 bがそれぞれ形成されている。ストリップ差動信号線152a、152 bと、ストリップ差動信号線156a、156 bとは、ワイヤボンド157a、157 bによってそれぞれ接続されている。

LD用チップキャリア148は、セラミック基板158と、セラミック基板158の上面に形成された一対のストリップ差動信号線159a、159bと、セラミック基板158の裏面に形成された接地導体層(図示せず)で構成されるマイクロストリップ差動線路を有し、一方のストリップ差動信号線159bの一端上にLD20の一方の電極であるアノードが直接当接するように、LD20が搭載されている。LD20の他方の電極としてのカソードは、ワイヤボンド29に

10

15

20



よって他方のストリップ差動信号線159aの一端に接続されている。ストリップ差動信号線156a、156bと、ストリップ差動信号線159a、159bの他端とは、ワイヤボンド161a、161bによってそれぞれ接続されている。セラミック基板158は、熱伝導性の良い窒化アルミ(A1N)や炭化シリコン(SiC)などの材料から構成されている。LD20としては、10Gb/sの変調信号の伝送が可能な、例えば分布帰還型のレーザダイオード素子が用いられている。


バイアス回路用(セラミック)基板149上には、2本の配線パターン162a、162bと一対のインダクタンス回路(インダクタンス素子及び抵抗の並列回路)が形成されている。一方の配線パターン162aには、ソレノイド21a およびこのソレノイド21aの線間容量とインダクタンスとの共振を防止する抵抗22aが電気的に並列接続されるように配置され、他方の配線パターン162bには、同様に、ソレノイド21bおよび抵抗22bとが電気的に並列接続されるように配置されている。ソレノイド21aおよびソレノイド21bは互いの磁界が干渉しないように、各ソレノイド21aおよびソレノイド21bは互いの磁界が干渉しないように、各ソレノイド21a、21bの中心軸(の延長線)が交差するように、好ましくは直交するように、離間配置されている。2本の配線パターン162a、162bの一方の各端部は、LD用チップキャリア148のストリップ差動信号線159a、159bとワイヤボンド23a、23bを介して接続されており、配線パターン162a、162bの他方の端部は、ワイヤボンド163a、163bを介してステム110に設けられるバイアス給電ピン144a、144bに接続される。

つぎに、キャンパッケージ101の各部の特徴的な構成をより詳細に説明する。 まずステム110の構成について詳述する。

LD駆動回路1の差動トランジスタ12、13から出力される差動高周波信号 は、第16図に示すように、キャンパッケージ101の外部に配置された基板に 設けられたグランデッドコプレーナ差動線路170を介して、キャンパッケージ 101に入力される。グランデッドコプレーナ差動線路170は、基板上に形成

20

25



された一対の差動信号線171a、171bと、この一対の差動信号線171a、171bを挟むように差動信号線171a、171bの外側に配置されるグランド172a、172bと、裏面に配置されてグランド172a、172bに接続される接地導体層(図示せず)とから構成されている。差動信号線171a、171bは、LD駆動回路1の上面に設けられた出力端子160a、160bに接続されている。出力端子160aは差動トランジスタ13のコレクタに電気的に接続され、出力端子160bは差動トランジスタ12のコレクタに電気的に接続される。

グランデッドコプレーナ差動線路170の差動信号線171a、171bは、ステム110に設けられた高周波信号ピン141a、141bに半田で接続固定されている。グランデッドコプレーナ差動線路170のグランド172a、172bは、ステム110に設けられたグランドピン142a、142bに半田で接続固定されている。また、グランデッドコプレーナ差動線路170のキャンパッケージ側の端面と、ステム110との間に間隙があるので、この間隙に誘電体を充填することによって、インピーダンスの低下による高周波信号の反射を抑えるようにしてもよい。


ステム110は、コバール(Fe-Ni合金)、軟鉄、あるいはCuW(銅タングステン)などの金属で構成され、通常、その上層に半田付けのためにNiや金などのメッキが施されている。ステム110には、複数の孔174、175、176a、176bに、誘電体177、178、179a、179bが挿入される。誘電体177には一対のピン挿入孔180a、180bが形成され、これらのピン挿入孔180a、180bが形成され、これらのピン挿入孔180a、180bに高周波信号ピン141a、141bが挿入固定される。同様に、誘電体178、179a、179bには、孔(符号は省略)がそれぞれ形成され、これらの各孔にモニタ信号ピン143およびバイアス給電ピン144a、144bが挿入固定される。一対の高周波信号ピン141a、141bが挿入される誘電体177の形状は、この場合長円形状を呈している。これ

10

15

20

25



に対応して、誘電体177が挿入される孔174も長円形状を呈している。その他の誘電体178、179a、179bは、円形形状としている。なお、グランドピン142a、142bは、ステム110の図示しない外壁面に圧着および溶接によって固着されている。

ここで、2本の高周波信号ピン141a、141bは、高周波特性を考慮し、 誘電体177の少なくとも一方の外側に突出される部分の長さ(LD20側への 突出長)が、モニタ信号ピン143およびバイアス給電ピン144a、144b の同突出長よりも短く設定されており、高周波信号ピン141a、141bを伝 送される信号が、誘電体177の外側に出ると、即座にマイクロストリップ差動 線路基板146のストリップ差動信号線152a、152bに乗り移れるように している。モニタ信号ピン143およびバイアス給電ピン144a、144bの 方は、高周波特性の厳しい制約がないので、ある程度の突出長を確保して、ワイ ヤボンドの接続作業などを容易にしている。

誘電体177、178、179a、179bとしては、例えば、コバールガラスを使用するのが好ましく、ほうけい酸ガラスなどを使用しても良い。また、高周波信号ピン141a、141b、モニタ信号ピン143、バイアス給電ピン144a、144b、グランドピン142a、142bとしては、例えばコバール、50%Ni-Fe合金などの金属を使用する。

なお、グランデッドコプレーナ差動線路170、高周波信号ピン141a、141b、グランドピン142a、142b、ワイヤボンド157a、157b、およびマイクロストリップ差動線路基板146、147によって、分布定数回路18が構成される。


本実施の形態5においては、LD駆動回路1の差動トランジスタ12、13の出力からLD20までのインピーダンス整合をとるためこれらの間を全て差動線路で構成してLD20を駆動するようにしており、ステム110を貫通するピンも、長円形状の誘電体177に一対の高周波信号ピン141a、141bを貫通させることで、差動線路を構成する差動ピンとしている。このため、例えば、単

10

15

20

25




相駆動の場合には、LD20を駆動する大電流がグランドを経由してLD駆動回路1に帰還するので、接地電位が変動するため、近接して設置されることが多い微弱電流を検出する光受信系の電子回路に悪影響が出ることがあるが、本実施例では差動線路を用いて、LD20をプッシュ・プル動作しているので、大電流は差動線路を流れ、接地電位の変動が少なくなり、周辺回路への影響が出にくいという利点がある

このように、LD駆動回路1側ピン露出領域を差動線路構成としかつその外側にグランドピン142a、142bを配して、この部分のインピーダンスを従来に比べ低くするようにしたので、この部分とフィードスルー部とのインピーダンス差が従来に比べ小さくなり、また電界の不連続も少なくしたので、通過特性および反射特性を改善することができる。

高周波信号ピン141a、141bの周りに配置される誘電体177として、ガラスを使用しているので、ステム110の内側部分(高周波信号ピン141a、141bが誘電体177で囲まれているフィードスルー部分、以下ピン非露出領域ともいう)では、取り扱いが容易な直径0.3mmから0.5mm程度の高周波信号ピン141a、141bと直径3.5mmから直径6mm程度のステム110に適当な形状の孔とした場合、インピーダンスが下がりすぎる傾向がある。このピン非露出領域のインピーダンスを上げるためには、高周波信号ピンの周りに配置される誘電体177の断面積(長円の面積)を大きくすればよいが、これでは小型化、省スペース化の要求を満足させることができない。

そこで、2本の高周波信号ピン141a、141bは、誘電体177の外側に出ると、即座にマイクロストリップ差動線路基板146のストリップ差動信号線152a、152bに乗り移れるように、LD20側への突出長を短くするとともに、マイクロストリップ差動線路基板146のストリップ差動信号線152a、152bのうち、高周波信号ピン141a、141bに接続される、ステム110に近い部分の間隔を、例えば、マイクロストリップ差動線路基板147に近い部分の線路間隔よりも大きくしたり、高周波信号ピン141a、141bの間隔



よりも若干広く設定する等、比較的大きく設定することで、この部分の電気的結合を弱くして、この部分を高インピーダンスに設定している。

このように、ステム110を出た直後の差動線路部分の線路間隔を大きくして、高インピーダンス部分を故意に作成しており、この高インピーダンス部分とステム内側(ピン非露出領域)の低インピーダンス部分とでインピーダンスを相殺させ、全体的に見てインピーダンスを整合させるようにしている。すなわち、ピン非露出領域(フィードスルー部分)は低インピーダンスであるので、その後にハイインピーダンスを少し作って、全体としてのインピーダンス整合をとるようにしている。

10 また、ストリップ差動信号線152a、152bの途中には、インピーダンス整合用の一対のスタブ154a、154bを形成しており、これら一対のスタブ154a、154bによりインピーダンスを下げてストリップ差動信号線156a、156bとのミスマッチングが発生しないようにしている。すなわち、これら一対のスタブ154a、154bにより、ドライバ側ピン露出領域のリアクタンス成分と、ピン非露出領域(フィードスルー部分)のリアクタンス成分を補償して、通過特性および反射特性を改善している。

また、この場合、一対のスタブ154a、154bは、外側にではなく、内側に (互いの信号線に接近するように) 突出されているので、マイクロストリップ 差動線路基板146の小型化に寄与する。なお、小型化が必要ない場合は、差動線路の152a、151bの外側に突出するようにしてもよい。

キャンパッケージ101においては、高周波信号ピン141a、141bとL D20との間を接続する差動線路基板と、LD20を搭載する基板と、LD20 に直流バイアス電流を供給するためのバイアス回路基板と、モニタPD50とを 配置する必要がある。


25 このとき、マイクロストリップ差動線路基板146、147と、バイアス回路 用基板149とで、LD用チップキャリア148を挟むようにLD用チップキャ リア148の両側に配置するようにしている。別言すれば、LD20を真ん中に

10

15

20

25



してマイクロストリップ差動線路基板146、147の各ストリップ差動信号線 152a、152b、156a、156bと、一対のインダクタンス回路を含む 配線パターン162a、162bと、LD20とを略U字状に配置している。

また、マイクロストリップ差動線路基板146、147が、LD用チップキャリア148からサイドにずれた位置に配設されるので、高周波信号ピン141a、141bを封止固定するための透明の誘電体177の配置位置も、必然的に、LD用チップキャリア148からサイドにずれた位置に配設されることになる。

なお、LD20を搭載する基板と、高周波信号ピン141a、141bおよび LD20間を接続する差動線路基板とを、同一の基板で構成する手法もあるが、 この場合は、熱源としてのLD20からの熱を放熱するため単位面積あたり高価 な放熱性の良い窒化アルミ基板(A1N)などの基板材料を広い面積で使用しな くてはならず、コストアップの原因となる。

そこで、熱源としてのLD20を搭載するLD用チップキャリア148を、他の基板から分離して単独基板としている。このため、LD用チップキャリア148にのみ高価な放熱性の良い窒化アルミ基板(AlN)などのセラミック基板材料を使用すればよくなり、他の基板(マイクロストリップ差動線路基板146、147と、バイアス回路用基板149)は、安価なAl $_2$ O $_3$ などのセラミック基板材料を使用すればよくなり、低コスト化が可能となる。


また、本実施の形態によれば、インピーダンス整合用のマイクロストリップ差動線路基板146と、整合抵抗19a、19bを配置するためのマイクロストリップ差動線路基板147とを、別基板としたので、無駄のないセラミック基板の裁断が可能となって低コスト化に寄与する。

また、バイアス回路用基板 1 4 9 には、バイアス給電ピン 1 4 4 a 、 1 4 4 b に接続されるソレノイド 2 1 a および抵抗 2 2 a の並列回路と、ソレノイド 2 1 b および抵抗 2 2 b の並列回路とを、同一基板上に配置して、バイアス回路基板の小面積化を図っているので、低コスト化および小型化に寄与する。

誘電体177の厚みをステム110に形成した孔174の深さすなわちステム

15

20



110の幅よりも短く設定し、ステム110にはLD側の開口部をすりばち状に 形成した孔195が形成される。

なお、上記実施の形態において、マイクロストリップ差動線路基板146、147の代わりにグランデッドコプレーナ差動線路を用いるようにしてもよい。グランデッドコプレーナ差動線路は、前述したように、基板上に形成された一対の差動信号線と、この一対の差動信号線を挟むように差動信号線の外側に配置されるグランドと、裏面に配置される接地導体層とから構成されている。 実施の形態6.

第17図を用いて、この発明の実施の形態6の光半導体素子モジュールについ 10 て説明する。第17図(a)は上蓋401を外した状態の上面図であり、第17 図(b)は第17図(a)のII断面図である(但し、上蓋401は取付けた状態)。こ

の実施の形態6においては、先の実施の形態のキャンパッケージ101に搭載されるLD20と、LD20を載置する基板501を含む各種構成要素と、LD駆動回路1とを、箱形 (バタフライ型)の光半導体用パッケージ402内に収納している。

第17図に示すように、この光半導体用パッケージ402においても、LD駆動回路1の入力バッファ11には、前述したように、正相および逆相の差動信号が入力される。そこで、この差動信号を光半導体用パッケージ402のLD駆動回路1に入力するために、光半導体用パッケージ402の側壁に誘電体177(フィードスルー)を嵌め込み、誘電体177上に設けれらた差動線路178a、178bを介して、パッケージの内外で気密を確保したまま差動信号の伝送を行う。

差動線路178a、178bの一端は、光半導体用パッケージ402の外部で 25 高周波信号ピン141a、141bとが半田接合されている。高周波信号ピン1 41a、141bはグランドに接続されたグランドピン142a、142bに挟 まれるところで互いに近接して配置され、差動線路を構成する。

10

15

20


25

差動線路178a、178bの他端は、基板502に設けられた差動ストリップ線路411の一端に接続される。差動ストリップ線路411の他端は、基板503に設けられた差動ストリップ線路の一端に接続される。基板503に設けられた差動ストリップ線路の他端は、LD駆動回路1の差動信号の入力端子にワイヤボンドを介在させて接続され、LD駆動回路1内の入力バッファ11に電気的に接続される。

差動トランジスタ12、13と電気的に接続されたLD駆動回路1の出力端子は、ワイヤボンドを介在させて基板504に設けられた差動線路の一端に接続される。基板504に設けられた差動線路の他端は、基板501に設けられた差動線路の一端にワイヤボンドを介在させて接続される。基板501の差動線路の一方は、他端側で第5図に示したようにLD20のアノードが半田接合される。基板501の差動線路の他方は、他端側で第5図に示したようにワイヤボンドを介在させてLD20のカソードと接続される。基板501の一端側には、整合抵抗19a、19bが設けられている。基板505には、第5図のように、ソレノイド21aと抵抗22aが並列に接続されたバイアス回路28aと、ソレノイド21bと抵抗22bが並列に接続されたバイアス回路28aと、ソレノイド21bと抵抗22bが並列に接続されたバイアス回路28aと、バイアス回路28a、28bは基板501上の夫々の差動線路と接続される。また、バイアス回路28a、28bはセラミック基板450上の導体線路とワイヤボンドで接続される。

バイアス回路28a、28bは、ワイヤボンドとセラミック基板450(フィードスルー)を介して導体リード451に接続されている。セラミック基板45 0はパッケージ側壁に嵌め込まれ、気密を確保したまま光半導体用パッケージ4 02の内外でバイアス電流やLD駆動回路1の制御信号を伝送する。

LD駆動回路1、基板501、503、504、505は、金属導体マウント510の上に載置される。金属導体マウント510の側面には、レンズとレンズを保持するホルダから成るレンズ520が接合されている。レンズ520は、他の光学部品を介して光ファイバ120に集光するように配置される。また、光半



導体用パッケージ402の上面には上蓋401が溶接され、光半導体用パッケージ402の前方の側壁の光通過孔に、窓ガラス600が接合されて気密が確保されている。光ファイバ120は光ファイバ保持部403で保持される。

この実施の形態6においては、差動線路を構成する高周波信号ピン141a、 141bや差動ストリップ線路411の他各差動線路を用いて、差動信号をLD 駆動回路1に入力するようにしている。このため、先の実施の形態と同様、高周 波特性の劣化を抑えることができるとともに、気密性を向上させることができる。

以上説明したように、この発明にかかる光半導体装置によれば、差動線路が接続された光半導体素子がプシュ・プル動作により駆動されるので、波形の非対称性が改善され、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。

また、この発明にかかる光半導体装置によれば、差動線路が接続された光半導体素子の両電極側にバイアス回路を配置したので、バイアス回路に伴なう通過特性のリップルを改善でき、光出力波形の品質が向上することにより、良好な伝送特性を得ることができるという効果を奏する。

産業上の利用可能性

以上のように、本発明は、良好な伝送特性を有する光半導体素子および光半導体素子を備えた光半導体装置として、高速光通信の分野に適している。

5

10

15

請求の範囲

1. 光半導体素子と、

前記光半導体素子の有する一対の電極の一方に接続され、この光半導体素子に 5 電気信号を供給する第1の導体線路と、

前記光半導体素子の有する一対の電極の他方に接続され、この光半導体素子に 電気信号を供給する第2の導体線路と、

前記光半導体素子の一方の電極と前記第1の導体線路とに接続された第1のインダクタンス素子と、

10 前記光半導体素子の他方の電極と前記第2の導体線路とに接続された第2のインダクタンス素子と、

を備え、

前記第1、第2の導体線路は、一対の差動線路を成す光半導体装置。


- 2. 前記光半導体素子の一方の電極および他方の電極に、夫々接続され、前記電気信号をこの光半導体素子に導く一対の整合抵抗をさらに備えることを特徴とする請求の範囲第1項に記載の光半導体装置。
- 3. 前記第1のインダクタンス素子とこの第1のインダクタンス素子に並列接 20 続された第1の抵抗とを有する第1のバイアス回路と、

前記第2のインダクタンス素子とこの第2のインダクタンス素子に並列接続された第2の抵抗とを有する第2のバイアス回路と、

を備えることを特徴とする請求の範囲第2項に記載の光半導体装置。

25 4. 前記第1のインダクタンス素子とこの第1のインダクタンス素子に並列接続された第1の抵抗とを有する第1のバイアス回路と、

前記第2のインダクタンス素子とこの第2のインダクタンス素子に並列接続さ



れた第2の抵抗とを有する第2のバイアス回路と、 を備えることを特徴とする請求の範囲第1項に記載の光半導体装置。

- 5. 前記第1および第2の導体線路と前記一対の整合抵抗との間に、少なくと もディジタル信号の最大繰り返し周波数よりも高い周波数を遮断するフィルタを 備えることを特徴とする請求の範囲第1項に記載の光半導体装置。
- 6. 前記フィルタは、前記第1および第2の導体線路に対して交差する複数の 導体が櫛型状に形成された第1および第2の導体フィンガー部を夫々備え、前記 10 第1の導体フィンガー部と前記第2の導体フィンガー部とが交互に配置されていることを特徴とする請求の範囲第5項に記載の光半導体装置。
 - 7. 前記第1および第2の導体線路を収納するパッケージと、 前記光半導体素子の出射光を集光するレンズと、
- 15 光ファイバを保持する光ファイバ保持部材と、 を備えることを特徴とする請求の範囲第6項に記載の光半導体装置。
 - 8. 前記第1および第2のインダクタンス素子が空芯コイルであることを特徴とする請求の範囲第7に記載の光半導体装置。
 - 9. 前記光半導体素子は、半導体レーザダイオードであることを特徴とする請求の範囲第8項に記載の光半導体装置。
 - 10. 前記第1および第2の導体線路を収納するパッケージと、
- 25 前記光半導体素子の出射光を集光するレンズと、

光ファイバを保持する光ファイバ保持部材と、

を備えることを特徴とする請求の範囲第1項に記載の光半導体装置。



- 11. 前記第1および第2のインダクタンス素子が空芯コイルであることを特徴とする請求の範囲第1項に記載の光半導体装置。
- 1 2. 前記光半導体素子は、半導体レーザダイオードであることを特徴とする 請求の範囲第1項に記載の光半導体装置。
 - 13. 少なくとも2つのバイアス回路のインピーダンスを非対称にしたことを特徴とする請求の範囲第1項に記載の光半導体装置。

15

25

14. 光半導体素子と、

前記光半導体素子の有する一対の電極の一方に電気信号を供給する第1の差動 入力端子と、

前記光半導体素子の有する一対の電極の他方に、前記第1の差動入力端子と逆 相の電気信号を供給する第2の差動入力端子と、


前記光半導体素子の一方の電極と前記第1の導体線路とに接続され、高周波の 前記電気信号を遮断する第1のインダクタンス素子と、

前記光半導体素子の他方の電極と前記第2の導体線路とに接続され、高周波の 前記電気信号を遮断する第2のインダクタンス素子と、

- 20 を備えた光半導体装置。
 - 15. 光半導体素子と、

前記光半導体素子の有する一対の電極の一方および他方に、夫々一方の端子および他方の端子が接続され、この光半導体素子に電気信号を供給する一対の差動増幅器と、

前記光半導体素子の一方の電極に接続され、高周波の前記電気信号を遮断する 第1のインダクタンス素子と、



前記光半導体素子の他方の電極に接続され、高周波の前記電気信号を遮断する 第2のインダクタンス素子と、

を備えた光半導体装置。

5 16. 光半導体素子と、

前記光半導体素子の一対の電極に夫々接続され、この光半導体素子に差動信号 を供給する第1、第2の導体線路と、

前記第1の導体線路と前記光半導体素子の一方の電極とに電気的に接続される 第1の端子と、

10 前記第2の導体線路と前記光半導体素子の他方の電極とに電気的に接続される第2の端子と、

を備え、

前記第1、第2の端子は夫々、高周波を遮断するバイアス回路に接続される光 半導体装置。

15

20

17. 光半導体素子と、

前記光半導体素子の一対の電極の一方に一端が接続され、この光半導体素子に 電気信号を供給する第1の導体線路と、


前記光半導体素子の一対の電極の他方に一端が接続され、この光半導体素子に 電気信号を供給する第2の導体線路と、

前記光半導体素子の一方の電極と前記第1の導体線路とに接続される第1のインダクタンス素子と、

前記光半導体素子の他方の電極と前記第2の導体線路とに接続される第2のインダクタンス素子と、


25 を備え、


前記光半導体素子がプシュ・プル動作により駆動される光半導体装置。





18. 少なくとも2つのバイアス回路のインピーダンスを非対称にしたことを特徴とする請求の範囲第17項に記載の光半導体装置

44













第4図












第6図





第7図







第9図








第10図























(a)









第12図



第13図


第14図









PCT/JP2003/008859







第17図




第19図









INTERNATIONAL SEARCH REPORT

International application No. PC P03/08859

		<u></u>				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01S5/042, H04B10/04						
According to International Patent Classification (IPC) or to both national classification and IPC						
	S SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01S5/042, H04B10/04						
Jitsu Kokai	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2003 Kokai Jitsuyo Shinan Koho 1971-2003 Jitsuyo Shinan Toroku Koho 1996-2003					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
А	US 5371755 A (Hitachi, Ltd., Communication Systems, Inc.), 06 December, 1994 (06.12.94), Full text; all drawings & JP 5-327617 A	,	1-18			
A	US 5646763 A (Fujitsu Ltd.), 08 July, 1997 (08.07.97), Full text; all drawings & JP 8-172401 A	·	1-18			
А	US 5771220 A (Sony Corp.), 02 May, 1997 (02.05.97), Full text; all drawings & JP 9-115166 A		1-18			
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.				
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family Date of mailing of the international search report				
03 October, 2003 (03.10.03) 21 October, 2003 (21.10.03)						
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				



 	Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No.					
Category*	Citation of document, with indication, where appropriate, of the relevant passages	1-18				
A	JP 9-283825 A (Kokusai Electric Co., Ltd.), 31 October, 1997 (31.10.97), Full text; all drawings	1-18				
A	JP 11-233876 A (Sumitomo Electric Industries, Ltd.), 27 August, 1999 (27.08.99), Full text; all drawings	1-18				
·						

電話番号 03-3581-1101 内線 3253

	国際調査報告	国際出願番号 P	/JP03/08859	
A. 発明の原	属する分野の分類(国際特許分類(IPC))			
Int.	C1' H01S5/042, H04B10	/04		
調査を行った最	B小限資料(国際特許分類(IPC))			
Int. (C1' H01S5/042, H04B10,	/ 0 4		
日本国実用新 日本国公開実	トの資料で調査を行った分野に含まれるもの 案公案 1922-1996年 用新案公報 1971-2003年 用新案公報 1994-2003年 案登録公報 1996-2003年			
国際調査で使月	用した電子データベース(データベースの名称、	調査に使用した用語)		
	ると認められる文献			
引用文献の カテゴリー*	 引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	関連する 調求の範囲の番号	
A	US 5371755 A (株式会社 ム株式会社) 1994.12.06, 327617 A		L L	
A	US 5646763 A (富士通标 8,全文,全図 & JP 8-1		7. 0 1-18	
A	US 5771220 A (ソニー 2,全文,全図 & JP 9-1		5. 0 1-18	
ロ C欄の続き	きにも文献が列挙されている。	□ パテントファミリーに	関する別紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する大献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「A」特に関連のある文献優先日後に公表された文献であって、出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「&」同一パテントファミリー文献				
国際調査を完了	了した日 03.10.03	国際調査報告の発送日	21. 10. 03	
日本国	の名称及びあて先 国特許庁 (ISA/JP) 郵便番号100-8915	特許庁審査官(権限のある職) 土屋 知久	(印 2K 8826	

東京都千代田区霞が関三丁目4番3号

	EDVING HISTORY	07 00 0 0 0
C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 9-283825 A (国際電気株式会社) 1997. 1 0.31,全文,全図	1-18
A	JP 11-233876 A (住友電気株式会社) 1999.08.27,全文,全図	1-18